提到集成电路行业狠狠射快播，那么历久绕不外一个名词，便是摩尔定律。但摩尔定律仅仅领导之谈，内容是预测，并非什么物理层面的敛迹。

十年前，当14纳米工艺初次亮相时，总计这个词半导体行业似乎正处于一个变嫌点。那时，许多群众和分析师照旧初始质疑摩尔定律——这一预测芯片性能每两年翻一番的领导律例——是否还能络续有用。跟着晶体管尺寸的操纵磨蹭，东说念主们宽广担忧物理甘休将会成为难以逾越的攻击，独特是短沟说念效应、走电流和纯正效应等问题日益杰出。这些挑战不仅要挟到了摩尔定律的延续，也让东说念主们对未来芯有顷间的发展远景产生了怀疑。

那时刻来到2024年，等效3nm照旧商用，而2nm甚而1nm都已被提上日程，未来十年，摩尔定律又将走向那边呢？一些新时间好像会给咱们带来谜底。

1、3D 异质集成

在2023年12月的海外电子器件会议（IEDM）上，台积电（TSMC）展示了它们的未来芯有顷间的发展蓝图。预防先容了两种主要的集成时间——3D异质集成（3D Heterogeneous Integration）和单片集成（Monolithic Integration），两者都是激动超大鸿沟新片的主要时间道路。

界说：异质3D集成时间是指通过垂直堆叠并互连具有不同功能的芯粒（Chiplets），兑现高性能且高密度的芯片封装与互连时间。

上风：

工艺生动性：能够聚拢不同工艺节点的芯粒，从而兑现最好的性能和资本效益。

模块化蓄意：便于更新或替换特定功能的芯粒，提高系统的可升级性和可预防肠。

传统的二维平面集成电路是将总计的电路元件和互连层抛弃在吞并个平面上。比较之下，3D集成时间则是将不同的芯粒（Chiplets）垂直堆叠在一王人。这么不错在芯片封装的有限的空间内加多更多的立体档次，从而显耀提高单元体积内的晶体管密度。

而传统的单片集成时间（Monolithic Integration）也便是前边提到二维平面的封装，指的是在一个单一的硅基底上选拔长入的制造工艺来集成各式不同功能的电路元件，造成一个高度复杂的单一大鸿沟芯片。

上风：

高速信号传输：由于电路元件细密集成在吞并基底上狠狠射快播，减少了信号传输旅途，提高了速率。

简化蓄意：摒除了芯片间互连瓶颈，简化了合座系统的蓄意和考据过程。

3D Hetero Integration依赖先进的封装时间，而Monolithic Integratio则依赖工艺制程的跨越。

借助3D Hetero Integration，台积电展望到2030年傍边能够兑现集成卓绝1万亿个晶体管的芯片处分决策，兑现等效的1nm工艺。

2、晶体管本人时间的演进

这张英特尔的工艺道路演进图标出了从90nm到1.8nm每一次工艺跨越的主要时间雠校点。

咱们不错看到，22nm的主要时间立异是FinFET，Intel 4(7nm)则是选拔了EUV光刻，而2nm则是Ribbon FET和PowerVia.

RibbonFET 晶体管结构是GAA的一种，是将 PMOS 和 NMOS 南北极垂直堆叠的晶体管结构，这种结构使晶体管面积磨蹭了一半。

21年的 IEDM 会议上，IBM 和三星共同通知了一种新的垂直晶体管架构 VTFET（垂直传输场效应晶体管）。

VTFET时间工艺通过放宽晶体管门长度、消除厚度和触点尺寸的物理甘休来处分缩放攻击，并在性能和能耗方面对这些功能进行优化。这么的布局将让电流在晶体管堆叠中凹凸流动，而在现时大多量芯片上使用的蓄意中，电流是水平流动的。

由于 FinFET 晶体管性能受到严重的缩放甘休，VTFET 则保握了雅致的静电和寄生参数，在同等功率下 VTFET 晶体管提供了缩放 FinFET 晶体管 2 倍的性能，而在等效频率下，VTFET 不错从简 85% 的能耗。

IBM 声称，这种新的晶体管结构能够使半导体器件握续微缩、援救手机使用时刻、裁减加密采矿等能源密集型历程功耗，以及使物联网和边际建立能够在更万般的环境中运行等。

三星的 VTFET 晶体管结构和 FinFET 晶体管结构对比

时刻再往前追忆，2017 年，IMEC 初次公开提议 Forksheet 器件结构用来微缩 SRAM，2019 年 IMEC 又将这一器件结构用在逻辑芯片轨范单元中。仿真恶果涌现，Forksheet 已比传统纳米片有 10% 的速率增益。

底下是东京电子发布的逻辑芯片道路图来看，Forksheet 器件结构将用于 1.4nm 节点上，其芯片密度将是 2nm 的 1.65 倍。

晶体管从平面蓄意走向垂站立体蓄意的蓄意由来已久，并从现时通用的FinFET时间中取得了一定的灵感。当平面空间照旧更难让晶体管进行堆叠时，进取堆叠则是未来的主流进化成见。（只探究三维空间）

3、新材料

新材料关于看经管程演进至关迫切，这是因为跟着晶体管尺寸的操纵磨蹭，传统的材料和时间濒临着越来越多的物理甘休和时间挑战。跟着晶体管尺寸的减小，传统的硅基材料初始展现出一些物理上的局限性，举例纯正效应、短沟说念效应、走电流等问题变得越来越严重。

新材料有许多成见，如：

高k材料：高k材料用于栅极绝缘层，不错减少电容耦合，提高晶体管的性能。

金属栅极：金属栅极取代了传统的多晶硅栅极，以减少栅极电阻，提高驱动电流。

新式沟说念材料：除了硅除外，还不错使用锗、硅锗合金或III-V族化合物半导体动作沟说念材料，以提高载流子挪动率。

比较硅基材料，二维半导体材料天生具有兑现先进制程的后劲。现时，较有代表性的二维半导体材料是过渡金属二硫化物（TMDs）、如二硫化钨（WuS2）、二硫化钼（MoS2）等。，它们具有优异的电子性质，可用于制作超薄的导电沟说念和栅极结构。

底下便是英特尔使用二维半导体材料磨蹭晶体管结构的例子。

跟着摩尔定律冉冉迫临其物理极限，新材料的开荒和期骗成为了延续半导体时间发展的迫切驱能源之一，如若不知说念哪些新材料可用，那么不错绽放元素周期表，开找！

著作开头于OpenIC，作家温戈

芯片极品课程推选

创芯大讲堂：IC初学与进阶课

（本课提供在线答疑，购课后课添加微信:ssywtt 拉你入群）